Started on	Sunday, 26 March 2023, 4:00 PM
State	Finished
Completed on	Sunday, 26 March 2023, 4:28 PM
Time taken	28 mins 28 secs
Grade	Not yet graded

Question **1**

Complete

Marked out of 1.00

Làm bài 11.8 trong sách: (Làm vào vở chụp hình rồi đính kèm file)

A combinational circuit is used to control a seven-segment display of decimal digits, as shown in Figure 11.35. The circuit has four inputs, which provide the four-bit code usedin packed decimal representation (010 = 0000, c , 910 = 1001). The seven outputs define which segments will be activated to display a given decimal digit. Note that some combinations of inputs and outputs are not needed.

a. Develop a truth table for this circuit.

b. Express the truth table in SOP form.

c. Express the truth table in POS form.

d. Provide a simplified expression



Figure 11.35 Seven-Segment LED Display Example

Một mạch tổ hợp được sử dụng để điều khiển một màn hình LED bảy đoạn của các chữ số thập phân, như được hiển thị trong Hình 11.35. Mạch có bốn đầu vào, cung cấp mã bốn bit được sử dụng trong biểu diễn thập phân đóng gói (010 = 0000, c, 910 = 1001). Bảy đầu ra xác định các đoạn nào sẽ được kích hoạt để hiển thị một chữ số thập phân đã cho. Lưu ý rằng một số tổ hợp của đầu vào và đầu ra không cần thiết.

a. Phát triển một bảng chân lý cho mạch này. b. Biểu diễn bảng chân lý dưới dạng SOP. c. Biểu diễn bảng chân lý dưới dạng POS. d. Cung cấp một biểu thức đơn giản hóa

Một màn hình LED bảy đoạn là một cách phổ biến để hiển thị các chữ số thập phân bằng cách sử dụng bảy đoạn LED riêng lẻ được sắp xếp theo hình dạng của một "8". Mỗi đoạn có thể được bật hoặc tắt để hiển thị một chữ số thập phân cụ thể. Đây là một sơ đồ của một màn hình LED bảy đoạn với các đoạn được gán nhãn từ `a` đến `g`:

```
  a
 +-+-+
f|   |b
 +-g-+
e|   |c
 +-+-+
  d
```

Bảng chân lý cho một mạch tổ hợp nhận đầu vào BCD 4 bit (`x3 x2 x1 x0`) và tạo ra đầu ra 7 bit (`Z7 Z6 Z5 Z4 Z3 Z2 Z1`) để điều khiển bảy đoạn của màn hình LED được hiển thị dưới đây:

| x3 | x2 | x1 | x0 || Z7 | Z6 | Z5 | Z4 | Z3 | Z2 | Z1 | |----|----|----|----||----|----|----|----|----|----|----| | 0 | 0 | 0 | 0 ||<EUGPSCoordinates>1</EUGPSCoordinates> | | ...| | ...|

Trong bảng chân lý này, mỗi hàng đại diện cho một trong các tổ hợp đầu vào có thể và các giá trị đầu ra tương ứng điều khiển các đoạn nào của màn hình LED được bật hoặc tắt. Ví dụ: khi đầu vào BCD là `0000`, tất cả các đoạn ngoại trừ đoạn `g` được bật để hiển thị chữ số "0".

Bảng chân lý có thể được biểu diễn dưới dạng Tổng-của-Tích (SOP) bằng cách viết một biểu thức Boolean cho từng biến đầu ra là tổng (HOẶC) của tích (VÀ) của các biến đầu vào. Ví dụ: biểu thức SOP cho biến đầu ra `Z7` (điều khiển đoạn `a`) là:

```
Z7 = x3'x2'x1'x0' + x3'x2'x1x0 + x3'x2x1'x0 + ...
```

Bảng chân lý cũng có thể được biểu diễn dưới dạng Tích-của-Tổng (POS) bằng cách viết một biểu thức Boolean cho từng biến đầu ra là tích (VÀ) của tổng (HOẶC) của các biến đầu vào. Ví dụ: biểu thức POS cho biến đầu ra `Z7` (điều khiển đoạn `a`) là:

```
Z7 = (x3 + x2 + x1 + x0')(x3 + x2 + x1' + x0)(x3 + x2' + x1 + x0)...
```

Các biểu thức này có thể được đơn giản hóa bằng các kỹ thuật đại số Boolean để có được các biểu diễn ngắn gọn và hiệu quả hơn.

Question **2**

Complete

Marked out of 1.00

Làm bài 11.9 trong sách (có thể làm vào vở và chụp hình đính kèm)

Design an 8-to-1 multiplexer

```
I0  I1  I2  I3  I4  I5  I6  I7
 |   |   |   |   |   |   |   |
 v   v   v   v   v   v   v   v
+---+---+---+---+---+---+---+---+
| & | & | & | & | & | & | & | & |
+---+---+---+---+---+---+---+---+
 |   |   |   |   |   |   |   |
 +-->|-->|-->|-->|-->|-->|-->|
 v   v   v   v   v   v   v
+---------------------------+
|            OR             |
+---------------------------+
            |
            v
           OUT
            |
            |
           +----------------+
           |                |
           v                v
          S2               S1
           |                |
           +->|->|->|->|    +->|->|->|
              v    v    v       v    v
             NOT  NOT  NOT     NOT  NOT
              |    |    |       |    |
              +----|----|-------|----+
                   v    v       v
                  S0    NOT     S0
                   |     |      |
                   +-----|------+
                         v
                        NOT
                         |
                         +
```

Question **3**

Complete

Marked out of 1.00

Làm bài 11.11 trong sách (Có thể làm vào vở, chụp hình đính kèm file)

The Gray code is a binary code for integers. It differs from the ordinary binary representation in that there is just a single bit change between the representations of
any two numbers. This is useful for applications such as counters or analog-to-digital converters where a sequence of numbers is generated. Because only one bit changes at a time, there is never any ambiguity due to slight timing differences. The first eight elements of the code are:

Binary Code	Gray Code
000	000
001	001
010	011
011	010
100	110
101	111
110	101
111	100

Design a circuit that converts from binary to Gray code

```
 B3  B2  B1  B0
 |   |   |   |
 v   v   v   v
+---+---+---+---+
| & | & | & | & |
+---+---+---+---+
 |   |   |   |
 +-->|-->|-->|
 v   v   v
+---------------------------+
|            OR             |
+---------------------------+
            |
            v
           OUT
            |
            |
           +----------------+
           |                |
           v                v
          S2               S1
           |                |
           +->|->|->|->|    +->|->|->|
              v    v    v       v    v
             NOT  NOT  NOT     NOT  NOT
              |    |    |       |    |
              +----|----|-------|----+
                   v    v       v
                  S0    NOT     S0
                   |     |      |
                   +-----|------+
                         v
                        NOT
                         |
                         +
```

Question **4**

Complete

Marked out of 1.00

Làm bài tập 11.12 (có thể làm vở, chụp hình rồi đính kèm file)

Design a 5 x 32 decoder using four 3 x 8 decoders (with enable inputs) and one 2 x 4 decoder

```
      +----------------+
      |                |
      v                v
     S4               S3
      |                |
      +->|->|->|->|    +->|->|->|
         v    v    v       v    v
        NOT  NOT  NOT     NOT  NOT
         |    |    |       |    |
         +----|----|-------|----+
              v    v       v
             S2   S1      S0
              |    |       |
              +----|-------+
                   v
                  2x4
                Decoder
                   |
                   |
                  +----------------+
                  |                |
                  v                v
                 E3               E2
                  |                |
                  +->|->|->|->|    +->|->|->|
                     v    v    v       v    v
                    NOT  NOT  NOT     NOT  NOT
                     |    |    |       |    |
                     +----|----|-------|----+
                          v    v       v
                         S1   S0      S1
                          |    |       |
                          +----|-------+
                               v
                              3x8
                            Decoder
                               |
                               |
                              OUT
```

◄ Củng cố 3.1

Jump to...

Bài giảng tham khảo ►

Data retention summary
Get the mobile app